09.01.2007

Versteckte Chips

Durch ein patentiertes Verfahren lassen sich Silizium-Chips direkt in ein organisches Substrat einbetten.



Durch ein patentiertes Verfahren lassen sich Silizium-Chips direkt in ein organisches Substrat einbetten.

In der Leiterplattenfertigung hieß es bislang: Chips gehören auf die Leiterplatte, wobei herkömmliche und mitunter teure Verbindungstechniken indessen an ihre Grenzen stoßen. Das muss aber nicht sein. Denn durch die Technologie des Chip-in-Polymer (CiP) lassen sich ICs direkt in das Substrat einbetten.

Abb. 1: Bestückte Leiterplatte in CiP-Technologie (Quelle: FhG-IZM)

Mit dem von Forschern des Fraunhofer-Instituts für Zuverlässigkeit und Mikrointegration IZM entwickelten und inzwischen patentierten Verfahren lässt sich für Leiterplattenhersteller nicht nur eine Steigerung in der Wertschöpfungskette, sondern auch eine wesentlich höhere, insbesondere thermo-mechanische Materialzuverlässigkeit erzielen. Ursprünglich wurde der Technologieprozess für bis zu 50 µm dünne Chips entwickelt, doch mittlerweile kann auch mit Chips herkömmlicher Dicke gearbeitet werden.

Durch die spezielle Einbettungstechnik und den Verzicht auf Bonddrähte oder bleihaltige Lötverbindungen sind die präzise bestückten Chips nach außen abgeschirmt, wodurch sie über hervorragende HF-Eigenschaften verfügen, was die Technologie insbesondere für den Mobilfunk oder die Automobilindustrie interessant macht.

Die CiP-Technologie, die im Rahmen des EU-Projekts „Hiding Dies“ entstand und an der auch Industrieunternehmen wie Nokia oder Philips beteiligt sind, wurde in Fertigungslinien namhafter Leiterplattenhersteller getestet und fließt derweil in konkrete Anwendungen, etwa als 2 GHz-Powerelektronik-Modul für Handys, als KFZ-Radarsystem oder Chipkartenmodul.

Abb. 2: 1. Diebonding 2. Vakuumlaminierung in Multilayer 3. Laserbohren von Vias zu Chip und Substrat 4. Kupfermetallisierung und Strukturierung der Leiterbahnen (Quelle: FhG-IZM)

Trotz einer innovativen Technologie kommen für den Herstellungsprozess herkömmliche PCB-Verfahren und Materialien zum Einsatz, sodass kostenintensive Gerätemodifikationen vermieden werden: Nach der Chipbestückung erfolgt deren Vakuumlaminierung in den Mikrovialayer bzw. Multilayer. Mittels Laserbohrung erzeugte Vias werden mit Kupfer metallisiert, das abschließend zur Strukturierung der Leiterbahnen dient (Abb. 2).

Momentan gilt eine Verschiebung der Logistik noch als Einstiegsbarriere für Leiterplatten- und Baugruppenhersteller. Doch mit seinen optimierten Eigenschaften zu konkurrenzfähigen Preisen dürfte das Verfahren zu einer der favorisierten Packaging-Technologien werden.

Quelle: Fraunhofer IZM

Weitere Infos:

Virtuelle Jobbörse

Virtuelle Jobbörse
Eine Kooperation von Wiley-VCH und der DPG

Virtuelle Jobbörse

Innovative Unternehmen präsentieren hier Karriere- und Beschäftigungsmöglichkeiten in ihren Berufsfeldern.

Die Teilnahme ist kostenfrei – erforderlich ist lediglich eine kurze Vorab-Registrierung.

Sonderhefte

Physics' Best und Best of
Sonderausgaben

Physics' Best und Best of

Die Sonder­ausgaben präsentieren kompakt und übersichtlich neue Produkt­informationen und ihre Anwendungen und bieten für Nutzer wie Unternehmen ein zusätzliches Forum.

Meist gelesen

Themen